(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 3. Juli 2003 (03.07.2003)

**PCT** 

(10) Internationale Veröffentlichungsnummer WO 03/054934 A1

(51) Internationale Patentklassifikation7: 29/92, 21/768, H01G 4/12, 4/08

H01L 21/02,

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DE/DE]; St.-

(21) Internationales Aktenzeichen:

PCT/EP02/13804

(22) Internationales Anmeldedatum:

5. Dezember 2002 (05.12.2002)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität: 13. Dezember 2001 (13.12.2001) DE 101 61 286.9

Martin-Str. 53, 81699 München (DE). (72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): KOLLER, Klaus [DE/DE]; Erikastr. 12, 82110 Germering (DE). KÖRNER, Heinrich [DE/DE]; Föhrenstr. 31, 83052 Bruckmühl (DE). SCHRENK, Michael [DE/DE]; Seeweg Süd 68, 86911 Diessen am Ammersee (DE).


(74) Anwälte: ZIMMERMANN & PARTNER usw.; Postfach 330 920, 80069 München (DE).

(81) Bestimmungsstaaten (national): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR,

[Fortsetzung auf der nächsten Seite]

(54) Title: INTEGRATED SEMICONDUCTOR PRODUCT COMPRISING A METAL-INSULATOR-METAL CAPACITOR

(54) Bezeichnung: INTEGRIERTES HALBLEITERPRODUKT MIT METALL-ISOLATOR-METALL-KONDENSATOR



(57) Abstract: To produce an integrated semiconductor product comprising an integrated metal-insulator-metal capacitor, a dielectric auxiliary layer (6) is first deposited on a first electrode (2, 3, 5). Said auxiliary layer (6) is then opened over the first electrode (15). A dielectric layer (7) is then created, onto which the stack (8, 9, 10) of metal strips for the second electrode is applied. The metal-insulator-metal capacitor is subsequently patterned using conventional etching technology. This allows the production of dielectric capacitor layers comprising freely selectable materials of any thickness. The particular advantage of the invention is that the etching of vias can be carried out in a significantly simpler manner than in prior art, as it is not necessary to etch through the remaining dielectric capacitor layer over the metal strips.

(57) Zusammenfassung: Zur Herstellung eines integrierten Halbleiterprodukts mit integrierten Metall-Isolator-Metall-Kondensatorswird zunächst auf eine erste Elektrode (2, 3, 5) eine dielektrische Hilfsschicht (6) abgeschieden. DieseHilfsschicht (6) wird dann über der ersten Elektrode geöffnet (15). Anschließend

CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) Bestimmungsstaaten (regional): ARIPO-Patent (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches Patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), europäisches Patent (AT, BE, BG, CH, CY, CZ, DE,

DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR), OAPI-Patent (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

#### Veröffentlicht:

mit internationalem Recherchenbericht

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

Beschreibung

Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator

5

10

15

20

25

30

Die vorliegende Erfindung betrifft ein integriertes Halbleiterprodukt mit Leiterbahnen und einem Metall-Isolator-Metall-Kondensator. Die vorliegende Erfindung betrifft insbesondere ein integriertes Halbleiterprodukt mit Leiterbahnen, die als wesentlichen Bestandteil Aluminium aufweisen.

Hochfrequenzschaltungen in BIPOLAR-, BICMOS- und CMOS-Technologie benötigen integrierte Kondensatoren mit hoher Spannungslinearität, genau einstellbaren Kapazitätswerten und vor allem niedrigen parasitären Kapazitäten. Die bisher eingesetzten konventionellen MOS- bzw. MIS-Kondensatoren weisen aufgrund spannungsinduzierter Raumladungszonen eine ungenügende Spannungslinearität auf. Der geringe Abstand zum Substrat bringt außerdem zahlreiche parasitäre Kapazitäten mit sich.

Diese Schwierigkeiten lassen sich durch den Einsatz sogenannter Metall-Isolator-Metall-Kondensatoren (MIM-Kondensatoren) umgehen, die üblicherweise zwischen zwei Metallisierungsebenen angeordnet sind und die somit einen deutlich größeren Abstand zum Substrat aufweisen. Dabei sollen diese Metall-Isolator-Metall-Kondensatoren möglichst ohne Veränderung und Beeinflussung der benachbarten Leiterbahnen in die vorhandenen Konzepte für eine Mehrlagenmetallisierung integriert werden.

Bisherige Ansätze, wie sie etwa aus den Druckschriften US 5,946,567, EP 0 800 217 A1 und EP 1 130 654 A1 sowie dem Artikel "High Density Metal Insulator Metal Capacitors Using PECVD Nitride for Mixed Signal and RF Circuits", IITC, S. 245-247, IEEE (1999) von Kar-Roy et al. bekannt sind, verwenden die in der Mikroelektronik bekannten und gut charakteri-

\*\* U UJ/UJ47J4

5

10

20

25

30

. 35

sierten Materialien Siliziumdioxid bzw. Silizium-Nitrid als Dielektrikum. Jedoch liegen die Dielektrizitätskonstanten k dieser Materialien mit Werten von ca. vier bzw. sieben nicht sonderlich hoch. Weiterhin müssen sie wegen der Anwendung in der Mehrlagenmetallisierung in Plasma- (PECVD-) Verfahren abgeschieden werden. Diese Verfahren zeichnen sich typischerweise durch hohe Abscheideraten, aber auch durch hohe Defektdichten und mindere Schichtqualität aus. Daher lassen sich in Plasmaverfahren praktisch keine Schichten unter 60 nm mit reproduzierbarer Dicke und ausreichender Qualität herstellen.

Bei den oben zitierten Integrationskonzepten erfolgt außerdem die Strukturierung der Top-Elektrode mit Hilfe einer Top-Elektroden-Ätzung, die in dem Dielektrikum des Kondensators gestoppt werden muß. Aus diesem Grund erfordern diese Verfahren zwingend eine Dielektrikumsschicht mit einer ausreichenden Dicke von mindestens 60 nm.

Ausgangspunkt für die Herstellung eines MIM-Kondensators nach dem Stand der Technik ist der in Figur 4 gezeigte Stapel. Dabei ist auf ein Substrat 1 eine Haftschicht 2 aus Ti, eine Leiterbahn 3 aus Al und eine Anti-Reflex-Coating(ARC)-Schicht 5 aus Ti/TiN abgeschieden. Dieser Stapel hat gleichzeitig die Funktion einer ersten Elektrode. Auf diesem Stapel ist eine dielektrische Schicht 6 aufgebracht. Über der dielektrischen Schicht 6 ist der Metallstapel für die zweite Elektrode abgeschieden. Er besteht aus zwei TiN(Ti)-Schichten 8, 10 und einer dazwischen liegenden Al-Schicht 9. Figur 5 zeigt ein Prozeßstadium, in dem bereits die zweite Elektrode 8, 9, 10 und das Dielektrikum 6 strukturiert worden sind. Wie man an der Ätzkante 16 erkennen kann, dient hierbei das Dielektrikum 6 im Bereich außerhalb der zweiten Elektrode 8, 9, 10 als Ätzstop.

Die flächenspezifische Kapazität solcher bekannter Kondensatoren liegt um 1 fF/ $\mu m^2$ ; für zukünftige Hochfrequenzanwendungen ist jedoch ein Mehrfaches dieses Wertes erforder-

**I € 1/LF U2/1300**4

lich. Die flächenspezifische Kapazität eines Kondensators wird im wesentlichen durch die Dicke der dielektrischen Trennschicht und den Wert der Dielektrizitätskonstante bestimmt. Eine Erhöhung der flächenspezifischen Kapazität eines Kondensators kann deshalb durch die Verwendung von Dielektrika mit einer hohen Dielektrizitätskonstante (>8) erreicht werden. Weiterhin führen auch Isolationsschichten, die dünner als 60 nm sind, zu einer Erhöhung der flächenspezifischen Kapazität.

10

15

20

25

30

35

Ausgehend vom beschriebenen Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein verbessertes integriertes Halbleiterprodukt mit Leiterbahnen und einem Metall-Isolator-Metall-Kondensator zu schaffen und ein Verfahren zu dessen Herstellung anzugeben.

Diese Aufgabe wird durch ein integriertes Halbleiterprodukt nach Anspruch 1 und ein Verfahren nach Anspruch 11 gelöst. Weitere vorteilhafte Ausgestaltungen und Aspekte der Erfindung sind in den abhängigen Ansprüchen, der Beschreibung sowie in den beiliegenden Figuren angegeben.

Erfindungsgemäß wird ein integriertes Halbleiterprodukt mit Leiterbahnen, welche als wesentlichen Bestandteil Aluminium aufweisen, bereitgestellt, das zumindest einen Metall-Isolator-Metall-Kondensator aufweist, der eine erste Elektrode, eine dielektrische Schicht und eine zweite Elektrode umfaßt. Die dielektrische Schicht ist dabei in einer über der ersten Elektrode angeordneten Öffnung einer dielektrischen Hilfsschicht angeordnet.

Weiterhin wird ein Verfahren zur Herstellung eines integrierten Halbleiterprodukts mit Leiterbahnen, welche als wesentlichen Bestandteil Aluminium aufweisen, und zumindest einem Metall-Isolator-Metall-Kondensator, der eine erste Elektrode, eine dielektrische Schicht und eine zweite Elektrode WU U3/U34Y34 YU 1/EPUZ/138U4

umfaßt, bereitgestellt. Das Verfahren umfaßt die folgenden Schritte:

- (a) die erste Elektrode wird in einer Schicht erzeugt,

  die auch als Schicht für Leiterbahnen vorgesehen

  ist:
  - (b) eine dielektrische Hilfsschicht wird aufgebracht;
- 10 (c) die dielektrische Hilfsschicht wird über der ersten Elektrode geöffnet;
  - (d) die dielektrischen Schicht für den Kondensator wird erzeugt;
  - (e) die zweite Elektrode wird erzeugt.

15.

Das hier vorgestellte Konzept eignet sich insbesondere, aber nicht ausschließlich, zur Integration von MIM-Kondensatoren mit dünnen Dielektrika ohne die Zuverlässigkeit 20 der übrigen Metallbahnen signifikant zu verändern. Die Zuverlässigkeit der übrigen Metallbahnen bleibt im wesentlichen unverändert, da insbesondere keine Reste der dielektrischen Kondensatorschicht auf den übrigen Metallbahnen vorhanden ist. Außerdem ist das Verfahren gemäß der vorliegenden Erfin-25 dung bezüglich der einzelnen Prozeßschritte relativ unkritisch zu realisieren und erlaubt größere Freiheiten in der Auswahl von Materialien und deren Dicke. Insbesondere besitzt das Verfahren gemäß der vorliegenden Erfindung den Vorteil, daß Via-Ätzungen deutlich einfacher als nach dem Stand der 30 Technik durchgeführt werden können, da kein Durchätzen der restlichen, dielektrischen Kondensatorschicht über den Metallbahnen notwendig ist.

Der Metall-Isolator-Metall-Kondensator weist eine erste Elektrode auf, die in einer Metallebene für Leiterbahnen ausgebildet ist. Da die dielektrische Zwischenschicht und die Metallisierungsschicht für die zweite Elektrode dünn gehalten werden kann, kann der Metall-Isolator-Metall-Kondensator ohne große Schwierigkeiten in ein bestehendes Konzept zur Herstellung eines integrierten Halbleiterprodukts mit passiven Halbleiterprodukten integriert werden.

Zweckmäßigerweise wird der Metall-Isolator-Metall-Kondensator dadurch hergestellt, daß auf ein Substrat eine Metallschicht für Leiterbahnen aufgebracht wird. Diese Schicht kann insbesondere auch eine Linerschicht und eine ARC-Schicht umfassen. Nachfolgend wird auf die Metallschicht für Leiterbahnen eine dielektrische Hilfsschicht abgeschieden. Sie dient als partielle Opferschicht und spielt nicht die Rolle des MIM-Dielektrikums, sondern wird Teil des später aufgebrachten Intermetall-Dielektrikums (IMD). Mit den bekannten Methoden der Lithographie und Ätztechnik wird die . dielektrische Schicht an jenen Stellen, an denen die Integration eines MIM-Kondensators vorgesehen ist, entfernt. Dabei ist es insbesondere bevorzugt, wenn eine entsprechende Ätzung selektiv auf der unteren Elektrode stoppt. Auf die entsprechend strukturierte Oberfläche wird eine Dielektrikumsschicht aus frei wählbarem Material und beliebiger Dicke abgeschieden. Nachfolgend werden die Materialien, die die zweite Elektrode bilden, aufgebracht und entsprechend strukturiert.

25

30

35

5

10

15

20

\*\* **U** UJ/UJ+7J+

Damit ist die Möglichkeit eröffnet, eine extrem dünne dielektrische Schicht per ALD (atomic layer deposition) atomlagenweise abzuscheiden. Besonders ideale Aufwachsbedingungen für mittels ALD abzuscheidende Dielektrika erhält man, wenn das Substrat nach Öffnung der Hilfsschicht in einem sauerstoffhaltigen Ambiente oberflächlich leicht anoxidiert wird.

Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird vor Schritt (d) auf die erste Elektrode eine leitende Barriere aufgebracht. Dabei ist es insbesondere bevorzugt, wenn die leitende Barriere selektiv nur auf die freiliegende erste Elektrode aufgebracht wird.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der beigefügten Zeichnungen erläutert. Es zeigen:

5

Figur 1 einen Ausschnit aus einem Querschnitt durch ein integriertes Halbleiterprodukt, das einen Metall-Isolator-Metall-Kondensator enthält, gemäß einem Ausführungsbeispiel der Erfindung.

10

35

- Figur 2 einen Ausschnitt aus einem Querschnitt durch einen Metallbahnstapel, wie er für die erste Elektrode eines MIM-Kondensators gemäß einem Ausführungsbeispiel der vorliegenden Erfingung verwendet wird, und einer auf dem Stapel abgeschiedenen dielektrischen Hilfsschicht, wobei die dielektrische Hilfsschicht bereits über der ersten Elektrode geöffnet ist.
- 20 Figur 3 einen Ausschnitt aus einem Querschnitt durch ein integriertes Halbleiterprodukt mit einem integrierten Metall-Isolator-Metall-Kondensator gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
- 25 Figur 4 einen Ausschnitt aus einem Querschnitt durch einen Schichtstapel, wie er für die Herstellung eines MIM-Kondensators nach dem Stand der Technik verwendet wird.
- 30 Figur 5 den Ausschnitt von Figur 4 nach erfolgter Strukturierung der zweiten Elektrode.

Figur 2 zeigt einen Metallbahnstapel mit einer Haftschicht 2 aus Ti, einer Leiterbahn 3 aus AlCu und einer Anti-Reflex-Coating(ARC)-Schicht 5 wie er auch im entsprechenden Stand der Technik verwendet wird. Dabei soll die Leiterbahn 3 auch als untere MIM-Elektrode fungieren. Auf den Metallbahn\*\* U UJ/UJ+7J+

stapel 2, 3, 5 wird eine dielektrische Hilfsschicht 6 aus  $z.B. SiO_2$  oder  $Si_3N_4$  von ca. 50-100 nm Dicke mit bekannten, metallisierungskompatiblen Verfahren abgeschieden. Sie dient als partielle Opferschicht und spielt nicht die Rolle eines MIM-Dielektrikums sondern wird Teil des später aufgebrachten Intermetall-Dielektrikums (IMD). Mit den bekannten Methoden der Lithographie und Ätztechnik wird die dielektrische Hilfsschicht an der Stelle 15, an der die Integration eines MIM-Kondensators vorgesehen ist, entfernt.

10

15

20

Figur 3 zeigt den MIM-Kondensator nach erfolgter Abscheidung und Strukturierung des MIM-Dielektrikums 7 und der oberen Elektrode 8, 9, 10. Auf die geöffnete dielektrische Hilfsschicht 6 wird nun eine dielektrische Schicht 7 beispielsweise aus Al<sub>2</sub>O<sub>3</sub> mit einer Dicke von 20 nm erzeugt. Dies ist jedoch nicht zwingend, da das Dielektrikum 7 frei wählbar ist und in beliebiger Dicke abgeschieden werden kann. Vor der Abscheidung des Dielektrikums kann weiterhin eine leitende Barriere (nicht gezeigt) auf die ersten Elektrode aufgebracht werden. Dabei ist es insbesondere bevorzugt, wenn die leitende Barriere selektiv nur auf die freiliegende erste Elektrode aufgebracht wird.

Da ein Integrationsweg gemäß diesem Ausführungsbeispiel 25 keine Mindestanforderungen an Dicke, Ätzverhalten und andere Eigenschaften der dielektrischen Schicht 7 stellt, sind beliebige Verfahren zu ihrer Erzeugung einsetzbar wie CVD, PECVD, MOCVD, und PVD, solange die Schichten bei Temperaturen unter 400°C erzeugt werden können. Die dielektrische Schicht 7 kann auch mit Hilfe einer Oxidation der Oberfläche der un-30 teren Elektrode oder mit Hilfe der Oxidation einer dafür vorqesehenen Schicht (z.B. TaN) auf der unteren Elektrode erzeugt werden. Weiterhin ist die Möglichkeit eröffnet, die dielektrische Schicht 7 per ALD (atomic layer deposition) abzuscheiden. Dieses Verfahren erlaubt es, mittels atomlagen-35 weiser Abscheidung extrem dünne Schichten herzustellen. Das erfindungsgemäße Verfahren eröffnet den Zugang zu KondensatoVV U U3/U34734 £U.1/EFU2/130U4

8

ren mit spezifischen Kapazitäten von 3 fF/pm² bis deutlich über 10 fF/pm², die mit den bisherigen Ansätzen nicht mit ausreichender Qualität reproduzierbar hergestellt werden konnten.

5

Ideale Aufwachsbedingungen für mittels ALD abzuscheidende Dielektrika erhält man, wenn das Substrat nach Öffnung der Opferschicht 6 in einem sauerstoffhaltigen Ambiente oberflächlich leicht anoxidiert wird. Das dadurch in der ARC-Schicht 5 erzeugte native Oxid bietet ähnliche gute Voraussetzungen für die Abscheidung beliebiger Oxide wie die benachbarte dielektrische Hilfsschicht 6, so daß die gewünschten Oxidschichten hierauf spontan, reproduzierbar, dicht und mit höchster Qualität aufwachsen.

15

20

25

30

35

Nachfolgend werden die Materialien für die obere Elektrode aufgebracht. Diese umfassen wiederum leitende Barrieren 8, 10, die beispielweise TiN beinhalten können. Dazwischen ist eine metallische Schicht 9 angeordnet, die beispielsweise AlCu beinhalten kann. Die durch die vorausgegangene Öffnung 15 der ersten dielektrischen Schicht 6 erzeugte Topologie ist relativ gering: Die Kantenlänge der unteren Elektroden ist größer 1  $\mu$ m und die Stufenhöhe beträgt ca. 50 -100 nm. Die Topologie kann daher von den gewählten Abscheideverfahren gut bedeckt werden.

Anschließend erfolgt die Ätzung des Stapels aus der oberen Elektrode 8, 9, 10 der dielektrischen Schicht 7 und der Hilfsschicht 6. Dabei sind an die auf der unteren Metallbahn 2, 3, 5 verbleibende Restdicke der dielektrischen Hilfsschicht 6 und damit an die Selektivität des Ätzprozesses keine besonderen Anforderungen gestellt. Dadurch entsteht im Gegensatz zu den beschriebenen und dazu ähnlichen Konzepten ein sehr großes Prozeßfenster für die gesamte Vorgehensweise bei gleichzeitiger freier Wahl des Dielektrikums 7 und seiner Dicke.

₩₩ ₩₩₩₩₩₩₩ FU I/EFV2/130V+

9

Darauffolgend wird ein oberes Intermetall-Dielektrikum 11 abgeschieden. Etwaige Reste der dielektrischen Hilfsschicht 6 werden nun einfach ein Teil dieses IMDs 11. Zur Kontaktierung des Kondensators und der unteren Leiterbahn 4 5 werden Vias 12 ausgebildet, die an ihrem oberen Ende mit oberen Leiterbahnen 13 verbunden sind. Diese oberen Leiterbahnen 13 sind wiederum in ein Intermetall-Dielektrikum 14 eingebettet. Dabei können die Via-Ätzungen deutlich einfacher als nach dem Stand der Technik durchgeführt werden, da kein Durchätzen der restlichen, dielektrischen Kondensatorschicht über den Metallbahnen notwendig ist.

Die im obigen Ausführungsbeispiel beschriebenen Metallisierungs- und Plattenkondensator-Materialien sind beispielhaft und nicht auf diese beschränkt. Insbesondere sind alle 15 leitenden Materialien wie Si, W, Cu, Ag, Au, Ti, Pt und Legierungen davon als Leiterbahnen einsetzbar. Als alternative Barrieren bzw. Linerschichten eignen sich neben Ti und TiN insbesondere auch TiW, W, WN<sub>x</sub> mit  $0 \le x \le 2$ , Ta, TaN, Silizide und Karbide. Als Elektroden lassen sich alle genannten Mate-20 rialien und deren Kombinationen verwenden. Neben den klassischen Dielektrika der Halbleitertechnologie Si02 und Si3N4 steht die gesamte Palette an Materialien mit deutlich höherem k zur Verfügung, insbesondere Al<sub>2</sub>O<sub>3</sub>, ZrO<sub>2</sub>, HfO<sub>2</sub>, Ta<sub>2</sub>O<sub>5</sub>, La<sub>2</sub>O<sub>3</sub>, TiO2 sowie die jeweiligen Mischoxide, Oxinitride und Silikate 25 hieraus, SrTiO<sub>3</sub>, Ba<sub>x</sub>Sr<sub>1-x</sub>TiO<sub>3</sub> mit 0≤x≤1 (BST) und PbZr<sub>x</sub>Ti<sub>1-x</sub>O<sub>3</sub> mit  $0 \le x \le 1$  (PZT).

YY U UJ/UJ+7J+

20

25

30

#### Patentansprüche

- Integriertes Halbleiterprodukt mit Leiterbahnen, welche als wesentlichen Bestandteil Aluminium aufweisen, und zumindest einem Metall-Isolator-Metall-Kondensator, der eine erste Elektrode (2, 3, 5), eine dielektrische Schicht (7) und eine zweite Elektrode (8, 9, 10) umfaßt, dadurch gekennzeichnet, daß die dielektrische Schicht (7) in einer über der ersten Elektrode angeordneten Öffnung (15) einer dielektrischen Hilfsschicht (6) angeordnet ist.
- Halbleiterprodukt nach Anspruch 1,
   dadurch gekennzeichnet, daß
   die dielektrische Schicht (7) mindestens einen der folgenden Stoffe beinhaltet: Al<sub>2</sub>O<sub>3</sub>, HfO<sub>2</sub>, La<sub>2</sub>O<sub>3</sub>, Ta<sub>2</sub>O<sub>5</sub>, TiO<sub>2</sub>,
   ZrO<sub>2</sub> sowie alle Mischoxide, Oxinitride und Silikate hieraus, SrTiO<sub>3</sub>, Ba<sub>x</sub>Sr<sub>1-x</sub>TiO<sub>3</sub> mit 0≤x≤1 (BST), PbZr<sub>x</sub>Ti<sub>1-x</sub>O<sub>3</sub> mit 0≤x≤1 (PZT), SiO<sub>2</sub>, Si<sub>3</sub>N<sub>4</sub>.
  - 3. Halbleiterprodukt nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste und/oder die zweite Elektrode ein Stapel aus Metallschichten (3, 9) und leitenden Barrieren (2, 5, 8, 10) ist.
  - 4. Halbleiterprodukt nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste und/oder die zweite Elektrode zusätzlich zu dem Aluminium wenigstens eines der folgenden Metalle beinhaltet: Si, W, Cu, Au, Ag, Ti, Pt.
- 5. Halbleiterprodukt nach einem der Ansprüche 1 bis 4 dadurch gekennzeichnet, daß die Barrieren (2, 5, 8, 10) mindestens einen der folgenden Stoffe beinhalten: Ta, TaN, TiW, W, WNx mit 0<x<2, Ti, TiN, Silizide, Karbide.

5

- 6. Halbleiterprodukt nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die dielektrische Schicht (7) von einem dielektrischen Material mit einer Dielektrizitätskonstante > 8 gebildet ist.
- 7. Halbleiterprodukt nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die dielektrische Schicht (7) nach einem der folgenden Verfahren aufgebracht ist: CVD, PECVD, MOCVD, PVD, ALD.
- Halbleiterprodukt nach einem der Ansprüche 1 bis 7,
  dadurch gekennzeichnet, daß
  die dielektrische Schicht (7) durch eine Oxidation der
  Oberfläche der ersten Elektrode oder durch eine Oxidation
  einer Schicht auf der ersten Elektrode erzeugt wird.
- 9. Halbleiterprodukt nach einem der Ansprüche 1 bis 8,
  20 dadurch gekennzeichnet, daß
  die Dicke der dielektrischen Schicht (7) geringer als 60
  nm ist.
- 10. Halbleiterprodukt nach einem der Ansprüche 1 bis 9,
   25 dadurch gekennzeichnet, daß die flächenspezifische Kapazität des Kondensators mindestens 3 fF/μm² beträgt.
- 11. Verfahren zur Herstellung eines integrierten Halbleiter
  produkts mit Leiterbahnen, welche als wesentlichen Bestandteil Aluminium aufweisen, und zumindest einem Metall-Isolator-Metall-Kondensator, der eine erste Elektrode (2, 3, 5), eine dielektrische Schicht (7) und eine
  zweite Elektrode (8, 9, 10) umfaßt, mit folgenden Schritten:

YY U UJ/UJ4754

10

15

- (a) die erste Elektrode wird in einer Schicht erzeugt, die auch als Schicht für Leiterbahnen vorgesehen ist;
- 5 (b) eine dielektrische Hilfsschicht (6) wird aufgebracht;
  - (c) die dielektrische Hilfsschicht (6) wird über der ersten Elektrode geöffnet;
- (d) die dielektrischen Schicht (7) für den Kondensator wird erzeugt;
  - (e) die zweite Elektrode wird erzeugt.
  - 12. Verfahren nach Anspruch 11,
    dadurch gekennzeichnet, daß
    für die erste Elektrode eine Linerschicht (2), eine Metallschicht (3) und eine ARC-Schicht (5) aufgebracht wird.
- 13. Verfahren nach Anspruch 11 oder 12,
  dadurch gekennzeichnet, daß
  für die zweite Elektrode zwei leitende Barrieren (8, 10)
  und eine dazwischen angeordnete Metallschicht (9) aufgebracht werden.
- 14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß
  30 zur Erzeugung der dielektrischen Schicht (7) eines der folgenden Verfahren verwendet wird: CVD, PECVD, MOCVD, PVD, ALD.
- 15. Verfahren nach einem der Ansprüche 11 bis 14, 35 dadurch gekennzeichnet, daß

zur Erzeugung der dielektrischen Schicht (7) die Oberfläche der ersten Elektrode oder eine Schicht auf der ersten Elektrode oxidiert wird.


- 5 16. Verfahren nach einem der Ansprüche 11 bis 15 dadurch gekennzeichnet, daß die Öffnung (15) über der ersten Elektrode einem sauerstoffhaltigen Atmosphäre ausgesetzt wird.
- 10 17. Verfahren nach einem der Ansprüche 11 bis 16,
  dadurch gekennzeichnet, daß
  die dielektrische Hilfsschicht (6) Teil eines nach dem
  Erzeugen der zweiten Elektrode abgeschiedenen oberen Intermetall-Dielektrikums (11) wird.


15

20

25

- 18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß über dem oberen Intermetall-Dielektrikum (11) eine weitere Metallisierungsschicht für obere Leiterbahnen (13) abgeschieden wird.
- 19 Verfahren nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, daß zumindest eine obere Leiterbahn 13 über zumindest einen Via (12) mit dem Kondensator verbunden wird.
- 20. Verfahren nach einem der Ansprüche 11 bis 19, dadurch gekennzeichnet, daß vor Schritt (d) auf die erste Elektrode eine leitende Barriere aufgebracht wird.
- 21. Verfahren nach Anspruch 21,
   dadurch gekennzeichnet, daß
   vor Schritt (d) auf die erste Elektrode eine leitende
   Barriere selektiv aufgebracht wird.








FIG 4





FIG 5



### INTERNATIONAL SEARCH REPORT

Intermonal Application No PCT/EP 02/13804

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H01L21/02 H01L H01L29/92 H01L21/768 H01G4/12 H01G4/08 According to international Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) IPC 7 H01L Documentation searched other than minimum documentation to the extent that such documents are included. In the fields searched Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal, PAJ C. DOCUMENTS CONSIDERED TO BE RELEVANT Relevant to claim No. Citation of document, with indication, where appropriate, of the relevant passages X US 6 166 423 A (GAMBINO JEFFREY P ET AL) 1-7,9, 26 December 2000 (2000-12-26) 11-14,17-20 column 2, line 46 - line 60 column 3, line 25 - line 48; figure 3 column 4, line 4 - line 12 column 4, line 22 - line 34 column 5, line 10 - line 45 column 5, line 46 - line 52; figure 28 column 5, line 58 -column 6, line 57; figures 4-8 column 7, line 8 - line 21; figures 9,10 column 7, line 30 - line 59; figures 11-13 column 8, line 3 - line 15; figure 15 column 8, line 41 - line 43; figures 17-20 column 8, line 47 -column 9, line 16; figures 21-28 γ 8,10,15, 16,21 Further documents are listed in the continuation of box C. Patent family members are listed in annex. X Special categories of cited documents: "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the "A" document defining the general state of the art which is not considered to be of particular relevance Invention "E" earlier document but published on or after the International "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to filing date "L" document which may throw doubts on priority claim(s) or which is caled to establish the publication date of another clation or other special reason (as specified) involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such docu-\*O\* document referring to an oral disclosure, use, exhibition or ments, such combination being obvious to a person skilled in the art. other means \*P\* document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report 17 March 2003 25/03/2003 **Authorized officer** Name and mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Klopfenstein, P Fax: (+31-70) 340-3016

# INTERNATIONAL SEARCH REPORT

Intermonal Application No PCT/EP 02/13804

Category °	ation) DOCUMENTS CONSIDERED TO BE RELEVANT  Citation of document, with Indication, where appropriate, of the relevant passages	Relevant to claim No.
Calegory	Citation of document, with indication, where appropriate, or the relevant passages	Helevant to claim No,
X	PATENT ABSTRACTS OF JAPAN  vol. 2000, no. 11, 3 January 2001 (2001-01-03)  -& JP 2000 228497 A (SAMSUNG ELECTRONICS CO LTD), 15 August 2000 (2000-08-15)  abstract  paragraph '0020! - paragraph '0022!;  figures 4,9,12  paragraph '0025! - paragraph '0030!;  figures 4-6  paragraph '0039! - paragraph '0049!;	1-6,11
Α	figures 9-11	7,9,10, 12-14
X	US 5 674 771 A (MACHIDA KATSUYUKI ET AL) 7 October 1997 (1997-10-07) column 2, line 27 - line 52 column 4, line 10 - line 43 column 4, line 55 -column 5, line 11; figure 5 column 5, line 33 - line 63; figures 7A-7C	1-5,7, 11,14
A	column 5, line 65 -column 6, line 39; figures 8,9A-9C	6,8-10,
		12,13,15
X	US 5 918 135 A (LEE KI-YOUNG ET AL) 29 June 1999 (1999-06-29) column 4, line 12 - line 58; figures 5-8 column 5, line 17 - line 25; figure 9	1-5,7,9, 11,14
A		12,13
<b>Y</b>	PATENT ABSTRACTS OF JAPAN vol. 1999, no. 13, 30 November 1999 (1999-11-30) -& JP 11 233723 A (SONY CORP), 27 August 1999 (1999-08-27) abstract paragraph '0010! - paragraph '0011! paragraph '0018! - paragraph '0020!; figures 1,5	8,10,15, 16,21
A	EP 0 800 217 A (IBM) 8 October 1997 (1997-10-08) cited in the application column 1, line 3 - line 16 column 1, line 26 - line 31 column 2, line 5 - line 26 column 3, line 3 -column 4, line 51; figures 1-5 column 5, line 39 - line 46	1-7, 9-14, 17-20

### ERNATIONAL SEARCH REPORT

Information on patent family members

Intelligence on Application No PCT/EP 02/13804

Patent document cited in search report		Publication date		Patent family member(s)	Publication date
US 6166423	Α	26-12-2000	US	6025226 A	15-02-2000
JP 2000228497	Α	15-08-2000	KR JP	2000055260 A 3141887 B2	05-09-2000 07-03-2001
US 5674771	A	07-10-1997	JP JP JP JP JP	2704575 B2 5299581 A 2707017 B2 5299582 A 2704576 B2 5299583 A	26-01-1998 12-11-1993 28-01-1998 12-11-1993 26-01-1998 12-11-1993
US 5918135	Α	29-06-1999	KR JP	267087 B1 10209375 A	02-10-2000 07-08-1998
JP 11233723 7	Α		NONE		
EP 0800217	A	08-10-1997	US DE DE EP JP KR TW	5926359 A 69712968 D1 69712968 T2 0800217 A1 3371400 B2 10012819 A 229578 B1 385513 B	20-07-1999 11-07-2002 16-01-2003 08-10-1997 27-01-2003 16-01-1998 15-11-1999 21-03-2000

# INTERNATIONATE RECHERCHENBERICHT

onales Aktenzeichen PCT/EP 02/13804

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 7 H01L21/02 H01L29/92 H01L21/768 H01G4/12 H01G4/08 Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK B. RECHERCHIERTE GEBIETE Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) IPK 7 H01L Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe) EPO-Internal, PAJ C. ALS WESENTLICH ANGESEHENE UNTERLAGEN Kategorie\* Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile Betr. Anspruch Nr. X US 6 166 423 A (GAMBINO JEFFREY P ET AL) 1-7,9, 26. Dezember 2000 (2000-12-26) 11-14, 17-20 Spalte 2, Zeile 46 - Zeile 60 Spalte 3, Zeile 25 - Zeile 48; Abbildung 3 Spalte 4, Zeile 4 - Zeile 12 Spalte 4, Zeile 22 - Zeile 34 Spalte 5, Zeile 10 - Zeile 45 Spalte 5, Zeile 46 - Zeile 52; Abbildung Spalte 5, Zeile 58 —Spalte 6, Zeile 57; Abbildungen 4-8 Spalte 7, Zeile 8 - Zeile 21; Abbildungen 9,10 Spalte 7, Zeile 30 - Zeile 59; Abbildungen Spalte 8, Zeile 3 - Zeile 15; Abbildung 15 Spalte 8, Zeile 41 - Zeile 43; Abbildungen 17-20 Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu X Siehe Anhang Patentfamilie Besondere Kategorien von angegebenen Veröffentlichungen \*T\* Spätere Veröffentlichung, die nach dem Internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der "A" Veröffentlichung, die den aligemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist Erfindung zugrundellegenden Prinzips oder der ihr zugrundellegenden Theorie angegeben ist \*E\* ätteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist Veröffentlichung von besonderer Bedeutung; die beanspruchte Erlindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtel werden "L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweiteihaft er-scheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgetührt)

O Veröffentlichung, die sich auf eine m

 ündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Ma

 ännehen bezieht
 P Veröffentlichung, die vor dem Internationalen Anmeldedatum, aber nach dem beanspruchten Priorit

 ätstadum veröffentlicht worden ist

- Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist
- \*& Veröffentlichung, die Mitglied derselben Patentfemilie ist

Datum des Abschlusses der internationalen Recherche Absendedatum des internationalen Recherchenberichts 17. März 2003 25/03/2003 Name und Postanschrift der Internationalen Recherchenbehörde Bevollmächtigter Bediensteter Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Klopfenstein, P Fax (+31-70) 340-3016

# INTERNATIONATER RECHERCHENBERICHT

Intermonales Aktenzeichen
PCT/EP 02/13804

	rung) ALS WESENTLICH ANGESEHENE UNTERLAGEN	
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Tei	le Betr. Anspruch Nr.
	Spalte 8, Zeile 47 -Spalte 9, Zeile 16; Abbildungen 21-28	
Υ	· 	8,10,15, 16,21
X	PATENT ABSTRACTS OF JAPAN vol. 2000, no. 11, 3. Januar 2001 (2001-01-03) -& JP 2000 228497 A (SAMSUNG ELECTRONICS CO LTD), 15. August 2000 (2000-08-15) Zusammenfassung Absatz '0020! - Absatz '0022!; Abbildungen 4,9,12 Absatz '0025! - Absatz '0030!; Abbildungen 4-6 Absatz '0039! - Absatz '0049!; Abbildungen 9-11	1-6,11
A		7,9,10, 12-14
X	US 5 674 771 A (MACHIDA KATSUYUKI ET AL) 7. Oktober 1997 (1997-10-07) Spalte 2, Zeile 27 - Zeile 52 Spalte 4, Zeile 10 - Zeile 43 Spalte 4, Zeile 55 -Spalte 5, Zeile 11; Abbildung 5 Spalte 5, Zeile 33 - Zeile 63; Abbildungen 7A-7C Spalte 5, Zeile 65 -Spalte 6, Zeile 39; Abbildungen 8,9A-9C	1-5,7, 11,14
A	Abbitudingen 6,54-50	6,8-10, 12,13,15
X	US 5 918 135 A (LEE KI-YOUNG ET AL) 29. Juni 1999 (1999-06-29) Spalte 4, Zeile 12 - Zeile 58; Abbildungen 5-8	1-5,7,9, 11,14
Α.	Spalte 5, Zeile 17 - Zeile 25; Abbildung 9	12,13
Υ	PATENT ABSTRACTS OF JAPAN vol. 1999, no. 13, 30. November 1999 (1999-11-30) -& JP 11 233723 A (SONY CORP), 27. August 1999 (1999-08-27) Zusammenfassung Absatz '0010! - Absatz '0011! Absatz '0018! - Absatz '0020!; Abbildungen 1,5	8,10,15, 16,21
	-/	

# INTERNATIONATER RECHERCHENBERICHT

Intermales Aktenzelchen
PCT/EP 02/13804

0/5		PCI/EP 0	02/13804			
C.(Fortsetz Kategorie®	ALS WESENTLICH ANGESEHENE UNTERLAGEN  ezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile  Betr. Anspruch Nr.					
A	EP 0 800 217 A (IBM) 8. Oktober 1997 (1997-10-08) in der Anmeldung erwähnt Spalte 1, Zeile 3 - Zeile 16 Spalte 1, Zeile 26 - Zeile 31 Spalte 2, Zeile 5 - Zeile 26 Spalte 3, Zeile 3 -Spalte 4, Zeile 51; Abbildungen 1-5 Spalte 5, Zeile 39 - Zeile 46	1-7, 9-14, 17-20				
·						
-						

# INTERNATIONAL RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Inter hales Aktenzeichen
PCT/EP 02/13804

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung		Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
US 61664	23 A	26-12-2000	บร	6025226	Α	15-02-2000
JP 20002	28497 A	15-08-2000	KR JP		A B2	05-09-2000 07-03-2001
US 56747	71 A	07-10-1997	JP JP JP JP JP	-,	B2	26-01-1998 12-11-1993 28-01-1998 12-11-1993 26-01-1998 12-11-1993
US 59181	35 A	29-06-1999	KR JP	267087 10209375		02-10-2000 07-08-1998
JP 11233	723 7 A	A الله الله منافعة الكانية بني يبت منه منه بني منت منه من	KEINE			
EP 08002	17 A	08-10-1997	US DE DE EP JP KR TW	69712968 0800217 3371400	D1 T2 A1 B2 A B1	20-07-1999 11-07-2002 16-01-2003 08-10-1997 27-01-2003 16-01-1998 15-11-1999 21-03-2000